EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

04196263

PUBLICATION DATE

16-07-92

APPLICATION DATE

27-11-90

APPLICATION NUMBER

02326896

APPLICANT:

MITSUBISHI ELECTRIC CORP;

INVENTOR :

HAMANO HIROYUKI;

INT.CL.


H01L 25/065 G11C 29/00 H01L 25/07


H01L 25/18 H01L 27/00

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT





ABSTRACT :

PURPOSE: To make possible the realization of a chip size, which does not depend on a memory capacity, and to make it possible to obtain a large-scale semiconductor integrated circuit by a method wherein a memory circuit and a peripheral circuit for memory circuit use or a memory circuit and one part of a peripheral circuit for memory circuit use are respectively formed into the constitution of a separate chip.

CONSTITUTION: The mutual chips of a parent chip 1 and a memory function chip 2 are respectively connected to the upper part of the chip 1 and the upper part of the chip 2 and pads 4 for bonding use are provided for feeding necessary signal or power supply from the chip 1 to the chip 2. A material 5 for ohmic contact use and a metal bonding material 6 are placed on these pads, the pads are made to face each other and the chips 1 and 2 are bonded together in a such a way that the signals or power pads of chips 1 and 2 are made to oppose to each other. Thereby, a memory circuit constituted on one chip constituted as a separate chip and a large-scale semiconductor integrated circuit can be obtained.

COPYRIGHT: (C)1992,JPO&Japio

⑩日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平4-196263

®Int. Cl. ⁵ H 01 L 29/00 25/07 25/18 27/00 識別配号 庁内整理番号 ❸公開 平成4年(1992)7月16日

301 B

8526-5L

3 0.1 C

7514-4M 7638-4M H 01 L 25/08

審査請求 未請求 請求項の数 1

❷発明の名称 半導体集積回路

> 頤 平2-326896 ②特

多出 願 平2(1990)11月27日

之。

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

勿出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

弁理士 大岩 外2名 四代 理

1. 発明の名称

半導体集積回路

特許請求の範囲

半導体要種回路本体からなる根チップ。メモリ 回路およびタコーダ等のメモリ風辺回路からなる メモリ根能チップ、上記親チップとメモリ根能テ ップとのそれぞれに互いを接続するに必要な信号 スッドあるいは電源 スッドを設け、上記信号スッ ドあるいは電原パッド上にオーミックコンタクト 可能な金属材料をそれぞれ積層し、上記金属材料 .上に金属接合材料を載せて 上記親チップおよびメ モリ根能チップを向かい合わせにし、上記親チッ プと根能メモリチップの互いの各個号あるいは各 電感メッドを相対させて金属接合したことを特徴 とする半導体集積回路。

発明の詳細な説明

(産業上の利用分野)

との発明は半導体集積回路に関し、特に大規模 半導体集種回路に関するものである。

〔従来の技術〕

第2図は従来の半導体集積回路を示す平面図で ある。図において、(1)はチップ、(2a) はメモリ邸 (R A M·)、(2b) はメモリ部(R A M デユーダ) 、(2c) はメモリ郡(ROM)、(2d) はメモリ郡(R O M テユーダ)、(8)は周辺パッド、(7)はCPO 都である。

次に作用について説明する。

従来の半導体集積回路は上記のように構成され 、チップ(1)の上にメモリ部 (2a) ~ (24) 。周辺パッ ド(B) , 及び C P U 邸(B)が混在して形成されている。 〔発明が解決しようとする課題〕


従来の半導体集積回路は以上のように構成され ているので、メモリ容量が増大すると、チップサ イズも大きくなるとともに、チップサイズの制限 から、ノモリ容量を制限しなければならないなど の問題点があつた。

との発明は上記のような問題点を解消するため になされたもので、1チップ上に構成されている メモリ回路を別チップとして構成し、大規模半導

JEST AVAILABLE COPY

BEST AVAILABLE COPY

特開平4-196263 (3)



1:親分7


2:任沙战能分少7


3:同辺パッド

4:接合用パッド

5・オーミックコッタクト 月を属れ料

6:金属挂合物料





20: 大毛リ部(RAM)

26: 1=18p(RAM72-7)

2c: 北印部 (ROM)

2d: メモリキβ(ROMデコ-9゚)

7 : CPU\$

手 統 補 正 套(自執)

平成 3年 8月 5日

特許庁長官殿

1.事件の表示 特顯平 2-826896 号

2. 発明の名称

坐进体单独回路

3. 補正をする者

事件との関係 特許出願人

住 所 東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 恋 妓 守 哉

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏名 (7375) 弁理士 大 岩 增 雄

(連絡先 03(3213)3421特許部)

5. 補正の対象

明細層の特許請求の範囲の欄、及び発明の詳細な説明の欄。

6. 補正の内容

(1) 明細等の特許請求の範囲を別紙のとおり訂正

(2) 明 細 寿 節 5 頁 節 7 行 ~ 第 8 行 「 メ モ り 回 略 用 周 辺 回 路 」 を 「 メ モ リ 回 路 用 周 辺 回 路 」 と 訂 正 す

7. 旅付審類の目録

(1)訂正後の特許請求の範囲を記載した各面

1 11

& 上

